« Transistor/Transistor MOSFET » : différence entre les versions
Contenu supprimé Contenu ajouté
Aucun résumé des modifications |
m Robot : Remplacement de texte automatisé (-qu'il +qu’il) |
||
Ligne 115 :
{{clr}}
De plus, certaines tensions ne sont pas amplifiées, mais atténuées : celles qui entrent dans les zones de fonctionnement linéaire ou de coupure. Nous allons pouvoir contourner le problème en nous restreignant à la gamme de tensions d'entrées pour lesquelles le NFET est en saturation. Le signal obtenu est alors amplifié, mais déformé. On note ''V'' la tension
Lorsque, en outre, on envoie de ''petits signaux'' en termes d'amplitude, autour d'une tension de référence ''V'' (qui correspond à une tension de sortie ''V<sub>O</sub>''), alors la déformation s'atténue. En effet, si on note ''v'' l'amplitude des signaux en question et ''v<sub>O</sub>'' les signaux obtenus en sortie :
Ligne 153 :
Il s'agit donc d'une porte logique « NON » rudimentaire.
Remarquons que, lorsque l'entrée est basse, aucun courant ne parcourt le circuit, alors que, lorsqu'elle est haute, ce n'est pas le cas. Cela signifie que, même lorsque l'inverseur n'est pas utilisé activement, tant que l'entrée est haute, il consomme de l'énergie. Cela devient un problème
== L'architecture CMOS ==
Ligne 161 :
Comme l'exemple de l'inverseur le suggère, utiliser le MOSFET en « interrupteur » risque de laisser passer un courant. Celui-ci est non seulement inutile (car c'est la tension qui sert au système) mais en plus il a pour conséquence une dissipation d'énergie qui échauffe les circuits. Pour des micro-processeurs, qui regroupent sur un espace réduit des millions (voire des milliards) de transistors, cette dissipation pourrait atteindre des centaines de kilowatts, ce qui n'est pas acceptable.
Une solution est de dessiner les circuits en respectant une architecture appelée CMOS (''Complementary MOS'', MOS complémentaires). L'idée sous-jacente est, à l'instar de l'inverseur dans un cas,
Lorsque, dans l'inverseur réalisé plus haut, l'entrée est basse, aucun courant ne passe. Lorsque l'entrée est haute, le NFET s'active et « tire » la sortie vers l'état bas, on parle de « ''pull-down'' ». De manière symétrique, on peut concevoir un circuit avec un PFET qui « tire » la sortie vers l'état haut, à savoir un « ''pull-up'' », lorsque l'entrée est basse.
Ligne 204 :
[[Fichier:CMOS NAND Layout.svg|center|thumb|250px|Une porte logique NON-ET en architecture CMOS, prête à être gravée.]]
Cette porte logique est facile à lire : en haut le ''pull-up'', en bas le ''pull-down''.
L'échelle de gravure de ces pistes, de l'ordre de la dizaine de µm, permet de condenser près de 2 milliards de MOSFET sur une surface comparable à celle d'un ongle humain.
| |||